PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-034728

(43)Date of publication of application: 07.02.1997

(51)Int.CI.

GO6F 9/46

GO6F 9/46

(21)Application number: 07-207414

(71)Applicant: SONY COMPUTER ENTERTAINMENT:KK

(22)Date of filing:

21.07.1995


(72)Inventor: YAMAMOTO YASUYUKI

(54) DEVICE AND METHOD FOR PROCESSING DATA

(57) Abstract:

PROBLEM TO BE SOLVED: To easily and exactly detect and hold the timing of arbitrary and plural interrupting requests.

SOLUTION: Plural interrupting request signals A-D are latched by correspondent interruption latch registers 1A-1D. By writing a high-level signal into any prescribed one of condition selecting registers 2A-2D, any prescribed one of outputs from the interruption latch registers 1A-1D is outputted through AND circuits 3A-3D to an OR circuit 4. The edge of the signal outputted from the OR circuit 4 to be changed from the low level to the high level is detected by an edge detection circuit 5 and when a pulse generated at detection timing is inputted to a count value holding register 6, the count value holding register 6 holds the count value of a counter 7 at that time.



LEGAL STATUS

[Date of request for examination]

07.01.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3599437

[Date of registration]

24.09.2004

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copy

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-34728

(43)公開日 平成9年(1997)2月7日

(51) Int.Cl. ⁸		識別記号	庁内整理番号	FΙ			技術表示箇所
G06F	9/46	322		G06F	9/46	3 2 2 C	
		310				310N	

審査請求 未請求 請求項の数3 FD (全 6 頁)

		i i
(21)出願番号	特題平7-207414	į.

(22)出顧日 平成7年(1995)7月21日

(71)出額人 395015319

株式会社ソニー・コンピュータエンタテイ

ンメント

東京都港区赤坂8丁目1番22号

(72)発明者 山本 靖之

東京都港区赤坂8丁目1番22号 株式会社

ソニー・コンピュータエンタテインメント

内


(74)代理人 弁理士 稲本 義雄

(54) 【発明の名称】 データ処理装置および方法

(57)【要約】

【課題】 任意の、かつ複数の割込要求のタイミング を、簡単かつ正確に検出、保持する。

【解決手段】 複数の割込要求信号A乃至Dを、対応する割込ラッチレジスタ1A乃至1Dにラッチさせる。条件選択レジスタ2A乃至2Dの所定のものに、高レベルの信号を書き込むことで、割込ラッチレジスタ1A乃至1Dの出力のうち、所定のものを、アンド回路3A乃至3Dを介して、オア回路4に出力する。オア回路4より出力された信号の低レベルから高レベルに変化するエッジをエッジ検出回路5で検出し、検出タイミングで発生されるパルスがカウント値保持レジスタ6に入力されたとき、カウント値保持レジスタ6は、カウンタ7のそのときのカウント値を保持する。



【特許請求の範囲】

【請求項1】 複数の割り込み要求を保持する割込要求 保持手段と

複数の前記割り込み要求のうちの所定のものを選択する 選択手段と、

計数動作を行う計数手段と、

前記計数手段の計数動作を、前記選択手段により選択さ れた前記割り込み要求に対応して制御する計数制御手段 とを備えることを特徴とするデータ処理装置。

【請求項2】 前記選択手段は、前記割込要求保持手段 10 といったような用途に適用されている。 により保持された複数の前記割り込み要求の中から所定 のものを選択することを特徴とする請求項1 に記載のデ ータ処理装置。

【請求項3】 複数の割り込み要求を保持し、

複数の前記割り込み要求のうちの所定のものを選択し、 計数動作を行い、

選択された前記割り込み要求に対応して計数動作を制御 することを特徴とするデータ処理方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データ処理装置お よび方法に関し、特に任意の複数の割り込み要求のタイ ミングを、簡単かつ正確に検出し、保持することができ るようにしたデータ処理装置および方法に関する。

[0002]

【従来の技術】コンピュータのCPUが多くの処理を効 率的に行うことができるように、所定のプログラムを実 行中に他のプログラムを実行させたい場合、CPUに対 して割り込み要求を入力するようにしている。CPU は、割り込み要求を受けたとき、現在実行中のプログラ 30 ムを中断し、優先順位および緊急性のより高い処理を実 行する。

【0003】優先順位にはいくつかのレベルがあり、す べての割り込み要求を緊急に実行することはできない。 例えば、時間的に連続している必要がある一連の処理を 実行中の場合、割り込み処理は禁止される。また、割り 込み処理Aが割り込み処理Bよりも優先される場合、割 り込み処理Aが終了するまで割り込み処理Bの処理は禁 止される。

【0004】また、CPUが、例えばDMAコントロー うなどの別のデバイスにバス権を委ねている場合、CP Uは、割り込みを受け付けても、そのプログラムを読み 込むことができないことがある。さらに、割り込みプロ グラムが大きい場合、その中の所定の処理に到達するま での時間が無視できないほど長くなることもある。

【0005】以上のように、割り込み処理といえども、 必ずしも緊急に処理されるとは限らない。従って、例え ば、割り込み処理ルーチン内で、カウンタの値を読み取 り、その割り込みの発生したタイミングを検出しようと しても、誤差が発生し、しかも、その誤差は一定ではな「50」れらを総称して、割込ラッチレジスタ1と称する)の出

61

【0006】そとで、特定の割り込み信号をトリガとし て、計時動作を行っているカウンタのカウント値をレジ スタに保持したり、あるいはカウント動作を停止すると とにより、割り込み信号の発生タイミングを正確に検出 し、保存するようにすることが行われている。

2

【0007】これは、例えば、ライトペンが表示モニタ の発光を検知した瞬間の画面の縦方向および横方向の座 標値(水平ラインの数およびピクセルの数)を読み取る

[0008]

【発明が解決しようとする課題】しかしながら、このよ うなカウンタのカウント値を割り込み要求に対応して保 持する従来のシステムは、カウンタの用途がプログラム 毎に変化するため、汎用性を持たせることが困難である 課題があった。また、2以上の割り込みのタイミング を、簡単かつ正確に検出し、保持することが困難である 課題があった。

【0009】本発明はこのような状況に鑑みてなされた 20 ものであり、任意のかつ複数の割り込みの発生タイミン グを、簡単かつ正確に検出し、保持することができるよ うにするものである。

[0010]

【課題を解決するための手段】請求項1に記載のデータ 処理装置は、複数の割り込み要求のうちの所定のものを 選択する選択手段と、計数動作を行う計数手段と、計数 手段の計数動作を、選択手段により選択された割り込み 要求に対応して制御する計数制御手段とを備えることを 特徴とする。

【0011】請求項3に記載のデータ処理方法は、複数 の割り込み要求のうちの所定のものを選択し、計数動作 を行い、選択された割り込み要求に対応して計数動作を 制御することを特徴とする。

【0012】請求項1に記載のデータ処理装置において は、選択手段が、複数の割り込み要求のうちの所定のも のを選択し、計数手段が、計数動作を行い、計数制御手 段が、計数手段の計数動作を、選択手段により選択され た割り込み要求に対応して制御する。

【0013】請求項3に記載のデータ処理方法において 40 は、計数動作が、選択された割り込み要求に対応して制 御される。

[0014]

【発明の実施の形態】図1は、本発明のデータ処理装置 の一実施例の構成を示すブロック図である。この実施例 においては、図示せぬ装置から出力された複数(この実 施例の場合、4個)の割込要求信号A乃至Dが、対応す る4個の割込ラッチレジスタ1A乃至1D(割込要求保 持手段) に供給され、ラッチされるようになされてい る。割込ラッチレジスタ1A乃至1D(以下、適宜、こ

力は、タイミング記憶回路21のアンド回路3A乃至3 D(以下、適宜、これらを総称して、アンド回路3と称 する)の一方の入力に供給されている。アンド回路3A 乃至3Dの他方の入力には、条件選択レジスタ2A乃至 2D(以下、適宜、これらを総称して、条件選択レジス タ2と称する) (選択手段) の出力が、それぞれ供給さ れている。

【0015】アンド回路3A乃至3Dの論理積演算出力 は、オア回路4により論理和演算が施された後、エッジ ア回路4の出力の低レベルから高レベルへの立ち上がり エッジを検出したとき、パルスを出力するようになされ ている。カウント値保持レジスタ6(計数制御手段) は、エッジ検出回路5よりパルスが入力されたとき、カ ウンタ7 (計数手段) のカウント値を保持するようにな されている。

【0016】カウンタ7は、図示せぬ回路から供給され るクロックを計数するようになされている。また、その カウント値は、図示せぬ回路から供給される制御信号に 対応してリセットされるようになされている(但し、と 20 至21-4には、割込ラッチレジスタ1A乃至1Dの出 のような処理を、CPU8に実行させるように構成する ことも可能である)。

【0017】割込ラッチレジスタ1A乃至1Dの出力は また、オア回路10に入力され、論理和演算が施された 後、その演算結果が割込要求信号として、CPU8に出 力されるようになされている。CPU8は、アドレスバ ス12を介して、アドレスデコーダ9に所定のアドレス を供給することで、アドレスデコーダ9に、割込ラッチ レジスタ1A乃至1Dを選択する割込ラッチレジスタ選 択信号、条件選択レジスタ2A乃至2Dを選択する条件 選択レジスタ選択信号、カウント値保持レジスタ6を選 択するカウント値保持レジスタ選択信号、または、カウ ンタ7を選択するカウンタ選択信号を出力させることが できるようになされている。

【0018】また、CPU8は、ライト信号を出力し、 割込ラッチレジスタ1 A乃至1 Dまたは条件選択レジス タ2 A乃至2 Dに、それぞれ所定値(所定のレベルの信 号)を書き込ませる(ラッチさせる)ととができるよう になされている。また、CPU8は、リード信号を出力 し、割込ラッチラッチレジスタ1A乃至1D、条件選択 40 レジスタ2A乃至2D、カウント値保持レジスタ6また はカウンタ7のカウント値を、データバス11を介して 読み込むことができるようになされている。

【0019】図2は、図1に示した実施例をゲーム装置 に応用した場合の構成例を表している。この実施例にお いては、銃41Aの受光素子42Aの出力が、割込要求 信号Cとして割込ラッチレジスタ1Cに供給され、その 引き金スイッチ43Aの操作に対応して発生する信号 が、割込要求信号Aとして割込ラッチレジスタ1Aに供 の受光素子42Bの出力が、割込要求信号Dとして割込 ラッチレジスタ1Dに供給され、引き金スイッチ43B

の操作に対応して発生する信号が、割込要求信号Bとし て割込ラッチレジスタ1Bに供給されるようになされて いる。

【0020】銃41A、41Bの受光素子42A、42 Bは、鋭い指向性を有するように構成されている。従っ て、モニタ51がグラフィックエンジン31からの画像 信号に対応して図中左上から右下方向に走査されている 検出回路5に出力されている。エッジ検出回路5は、オー10 とき、指向された位置の画素(指向点の画素)が光った とき、検出信号を出力し、それ以外の残像の光が入力さ れた場合においては、検出信号を出力しないようになさ れている。

> 【0021】この実施例においては、図1に示したよう に、条件選択レジスタ2、アンド回路3、オア回路4、 エッジ検出回路5、カウント値保持レジスタ6およびカ ウンタ7を有するタイミング記憶回路21が、タイミン グ記憶回路21-1乃至21-4として4個設けられて いる。そして、これらのタイミング記憶回路21-1万 力が、それぞれ供給されている。

【0022】また、この実施例においては、所定の表示 画像データを発生し、モニタ51に出力表示させるグラ フィックエンジン31が設けられている。そして、この グラフィックエンジン31が、モニタ51に表示する画 像の画素(ビクセル)単位で発生するビクセルクロック が、タイミング記憶回路21-3と21-4のカウンタ 7にクロックとして供給されている。また、グラフィッ クエンジン31は、モニタ51に表示する画像の水平走 30 査線の終了のタイミングにおいて発生する水平ブランク 信号を、タイミング記憶回路21-1乃至21-4のカ ウンタ7に出力するとともに、各フィールドの終了のタ イミングにおいて発生する垂直ブランク信号を、タイミ ング記憶回路21-1と21-2のカウンタ7に出力す るようになされている。

【0023】タイミング記憶回路21-1と21-2の カウンタ7は、水平ブランク信号をクロックとしてカウ ントし、そのカウント値を垂直ブランク信号によりリセ ットするようになされている。

【0024】また、タイミング記憶回路21-3と21 4のカウンタ7は、ピクセルクロックをカウントし、 そのカウント値を、垂直ブランク信号によりリセットす るようになされている。

【0025】次に、その動作について説明する。グラフ ィックエンジン31は、所定の画像データを発生し、モ ニタ51に出力し、表示させる。モニタ51は、グラフ ィックエンジン31からの画像データに対応して、左上 から右下方向に走査点を順次移動させることで画像を表 示する。人間の目には走査点の光だけでなく、走査点が 給されるようになされている。また、同様に、銃41B 50 通り過ぎた後の残像も光として感知されるため、モニタ

51に表示された画像を1枚の画像として認識すること ができる。

【0026】しかしながら、上述したように、銃41 A. 41Bは、鋭い指向性を有するように構成されてお り、銃41A、41Bが指向している(狙っている)範 囲内のピクセルが走査点として光った場合においての み、受光素子42A、42Bが検出信号を出力する。例 えば、NTSC方式の映像信号の場合、1フィールドの 走査時間は、1/60秒とされている。従って、使用者 が、銃41A,41Bをモニタ51の表示画像の所定の 10 果、カウント値保持レジスタ6が、エッジ検出回路5よ 表示位置に狙いを定めると、その狙っている位置が、1 /60秒周期で検出され、、受光素子42A,42Bが その検出信号としては割込要求信号Cまたは割込要求信 号Dを出力することになる。割込要求信号Cは、割込ラ ッチレジスタ1Cによりラッチされ、割込要求信号D は、割込ラッチレジスタ1Dにラッチされる。

【0027】割込ラッチレジスタ1にラッチされたデー タは、タイミング記憶回路21-1乃至21-4のいず れにも供給される。そして、上述したように、この4つ のタイミング記憶回路21-1乃至21-4は、基本的 20 に、図1に示したように、同様の構成を有するものとさ れている(すなわち、汎用性を有するものとされてい る)。そこで、CPU8は、4つのタイミング記憶回路 21-1乃至21-4に、それぞれ所定のタイミングを 記憶させるようにするために、それぞれの条件選択レジ スタ2に対して、所定の設定を行う。

【0028】例えば、CPU8は、タイミング記憶回路 21-1に、銃41Aのモニタ51の表示面に対する指 向点のY座標を検出させるようにする場合、その4個の 条件検出レジスタ2A乃至2Dのうちの条件選択レジス タ2 Cに対して、ライト信号を出力し、データバス11 を介して高レベルの信号を供給し、これを保持させる。 その他の3つの条件選択レジスタ2A, 2B, 2Dに は、低レベルの信号を保持させるようにする。

【0029】従って、タイミング記憶回路21-1のア ンド回路3A, 3B, 3Dの出力は、割込ラッチレジス タ1A, 1B, 1Dより、髙レベルの信号が供給された としても、常に低レベルのままとなる。これに対して、 アンド回路3Cは、割込ラッチレジスタ1Cが高レベル の信号を出力したとき、高レベルの信号を出力する。こ れにより、タイミング記憶回路21-1は、割込要求信 号Cに対するタイミング検出動作を行うようになる。

【0030】アンド回路3Cの出力は、オア回路4を介 して、エッジ検出回路5に供給される。従って、割込要 求信号Cが割込ラッチレジスタ1Cによりラッチされ、 その出力が低レベルから高レベルに変化したとき、アン ド回路30の出力も低レベルから高レベルに変化し、エ ッジ検出回路5は、この低レベルから髙レベルに変化す るエッジを検出する。そして、エッジ検出回路5は、検

保持レジスタ6に出力する。カウント値保持レジスタ6 は、エッジ検出回路5よりパルスが入力されたとき、そ のときのカウンタ7のカウント値を保持する。

【0031】タイミング記憶回路21-1のカウンタ7 は、グラフィックエンジン31が出力する水平ブランク 信号をクロックとしてその数を計数し、垂直ブランク信 号が入力されるとそのカウント値をリセットする動作を 繰り返している。すなわち、カウンタ7は、上から数え た水平走査線の数を計数していることになる。その結 りパルスが入力されたタイミングにおいてカウンタ7の カウント値を保持すると、その値は、銃418の指向点 における水平走査線の上から順番に数えた数、すなわ ち、その指向点のY座標Ycに対応している。

【0032】一方、タイミング記憶回路21-3は、銃 41Aの指向点のX座標Xcを検出する目的で用いられ る。このため、CPU8は、タイミング記憶回路21-3の条件選択レジスタ2A乃至2Dのうち、条件選択レ ジスタ20に、上述した場合と同様にして、高レベルの 信号を保持させ、その他の条件選択レジスタ2A、2 B, 2Dには、低レベルの信号を保持させる。これによ り、タイミング記憶回路21-1における場合と同様 に、タイミング記憶回路21-3のアンド回路3A, 3 B、3Dは、常にその出力が低レベルとなり、タイミン グ記憶回路21-3は、割込要求信号Cのみを受け付け ることになる。

【0033】そして、割込要求信号Cが、割込ラッチレ ジスタ10によりラッチされ、その出力が、アンド回路 30、オア回路4を介して、エッジ検出回路5に入力さ れ、そのエッジが検出されたとき、カウント値保持レジ スタ6は、エッジ検出回路5がパルスを出力するタイミ ングにおいて、カウンタ7のカウント値を保持する。 【0034】このタイミング記憶回路21-3のカウン タ7は、グラフィックエンジン31が発生するピクセル クロックを計数し、水平走査の終了のタイミングにおい て発生する水平ブランク信号が入力されたとき、その計 数値をリセットする動作を繰り返している。従って、カ ウント値保持レジスタ6に保持されるカウント値は、銃 41Aの指向点のX座標Xcに対応している。

【0035】一方、タイミング記憶回路21-2は、銃 4 1 Bの指向点のY座標Y。を検出するために用いら れ、タイミング記憶回路21-4は、銃41Bの指向点 のX座標X。を検出するために用いられる。このため、 CPU8は、タイミング記憶回路21-2と21-4の 条件選択レジスタ2Dに高レベルの信号を保持させ、そ の他の条件選択レジスタ2A乃至2Cには、低レベルの 信号を保持させる。これにより、アンド回路3A乃至3 Cの出力は、常に低レベルとなり、アンド回路3 Dの出 力のみが、割込ラッチレジスタ1Dが割込要求信号Dを 出したタイミングにおいてパルスを発生し、カウント値 50 ラッチしたとき、高レベルの信号を出力することにな

る..

【0036】タイミング記憶回路21-2のカウンタ7 は、タイミング記憶回路21-1のカウンタ7と同様 に、グラフィックエンジン31が出力する水平走査線の 数をカウントしている。また、タイミング記憶回路21 -4のカウンタ7は、ピクセルクロックの数をカウント している。従って、タイミング記憶回路21-2のカウ ント値保持レジスタ6は、銃41Bの指向点のY座標 (水平走査線の数) Y。を保持し、タイミング記憶回路 21-4のカウント値保持レジスタ6は、銃41Bの指 10 ことになる。同様に、タイミング記憶回路21-2に 向点のX座標(ピクセルの数)X。を保持することにな る。

【0037】以上のようにして、割込要求信号Cおよび Dが発生したタイミングの座標が、タイミング記憶回路 21-1乃至21-4に記憶されるため、オア回路10 を介してCPU8に割込要求信号が入力されたとして も、CPU8は、割込要求信号CおよびDに対する処理 を緊急に行う必要がなくなり、それ以外の割り込みを優 先して処理することが可能となる。

【0038】 CPU8は、オア回路10を介して、割込 20 なる。 要求信号CまたはDに対応する割込要求信号の入力を受 けたとき、この割込要求信号に対応して、それぞれの銃 41A、41Bの指向点に対して、カーソルを表示させ る割り込みルーチン処理を実行する。

【0039】との処理に対応して、CPU8は、グラフ ィックエンジン31を制御し、モニタ51に、銃41A の指向点 (X_c, Y_c) にカーソルK_cを、また、銃41 Bの指向点(X_o, Y_o)にカーソルK_oを、それぞれ表 示させる。これにより、銃41A、41Bの使用者は、 自分が使用している銃を向けている(狙っている)点を 30 確認するととができる。

【0040】尚、この実施例においては、タイミング記 憶回路21-1乃至21-4は、引き金スイッチ43 A, 43Bが操作されたとき発生する割込要求信号A, Bのタイミング検出には用いられない。引き金スイッチ 43A、43Bの操作に対応して割込要求信号Aまたは Bが発生したとき、これが割り込みラッチレジスタ1A または1 Bでそれぞれラッチされ、それぞれに対応する 割込要求信号が、オア回路10を介してCPU8に入力 される。CPU8は、この入力に対応して、別のプログ 40 ラムで引き金がひかれた場合における画像処理ルーチン を呼び出し、実行する。

【0041】以上の実施例においては、タイミング記憶 回路21-1乃至21-4により、銃41A, 41Bの 指向点の座標を検出するようにしたが、それぞれの銃が 発砲されたタイミングを記憶するようにすることも可能 もある。との場合においては、タイミング記憶回路21 -1と21-3の条件選択レジスタ2Aに、髙レベルの 信号を書き込み、条件選択レジスタ2B乃至2Dに、低 レベルの信号を書き込む。また、タイミング記憶回路2 50 9 アドレスデコーダ

1-2と21-4の条件選択レジスタ2Bに、高レベル

の信号を書き込み、それ以外の条件選択レジスタ2A, 2C, 2Dには低レベルの信号を書き込む。

【0042】とのようにすることで、タイミング記憶回 路21-1は、銃41Aの引き金スイッチ43Aが操作 された時刻を、水平走査線の数として検出、記憶し、タ イミング記憶回路21-3は、引き金スイッチ43Aの 操作された時刻を、各水平走査において、水平走査が開 始されたときからのピクセルの数として検出、記憶する は、銃41Bの引き金スイッチ43Bを操作したタイミ ングが、水平走査線の数として検出、記憶され、タイミ ング記憶回路21-4には、引き金スイッチ43Bの操 作したタイミングが、水平走査開始点からのピクセルの 数として検出、記憶される。

【0043】以上のように、基本的に図1に示す構成の タイミング記憶回路21の条件選択レジスタ2に所定の 設定を行うことで、タイミング記憶回路21に種々の割 込要求信号に対応する計数値を保持させることが可能と

【0044】尚、上記実施例では、エッジ検出回路5の 出力するパルスに同期してカウンタ7のカウント値を保 持するようにしたが、カウンタ7の計数動作を直接制御 するようにすることもできる。

【0045】以上、本発明をゲーム装置に応用した場合 を例として説明したが、本発明はその他のデータ処理装 置に応用することができる。

[0046]

【発明の効果】以上の如く、請求項1に記載のデータ処 理装置および請求項3に記載のデータ処理方法によれ ば、複数の割り込み要求のうちの所定のものを選択し、 選択された割り込み要求に対応して計数動作を制御する ようにしたので、任意の、かつ複数の割込要求のタイミ ングを、簡単かつ正確に検出、保持することが可能とな る。その結果、割込プログラムの構成を簡略化すること ができる。また、割込処理の優先順位の自由度が高くな り、システムの応答性を向上させることができる。

【図面の簡単な説明】

【図1】本発明のデータ処理装置の構成例を示すブロッ ク図である。

【図2】図1の実施例を適用したゲーム装置の構成例を 示すブロック図である。

【符号の説明】

- 1, 1A乃至1D 割込ラッチレジスタ
- 2,2A乃至2D 条件選択レジスタ
- 5 エッジ検出回路
- 6 カウント値保持レジスタ
- 7 カウンタ
- CPU

10

9

11 データバス

12 アドレスバス

21, 21-1乃至21-4 タイミング記憶回路

31 グラフィックエンジン


*41A,41B 銃

42A, 42B 受光素子


43A,43B 引き金スイッチ

* 51 モニタ

[図1]



【図2】



【公報種別】特許法第17条の2の規定による補正の掲載・ 【部門区分】第6部門第3区分

【発行日】平成14年4月19日(2002.4.19)

【公開番号】特開平9-34728

【公開日】平成9年2月7日(1997.2.7)

【年通号数】公開特許公報9-348

【出願番号】特願平7-207414

【国際特許分類第7版】

G06F 9/46 322

310

[FI]

G06F 9/46 322 C

310 N

【手続補正書】

【提出日】平成14年1月7日(2002.1.7) 【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 計数動作を行う計数手段を備えてなる、 複数種類の割り込み要求を受け付けるデータ処理装置で あって

<u>割り込み要求を受け付けると共に、それを保持する割込</u> 要求保持手段と、

前記複数種類の割込み要求の種類を特定するための情報 が書き込み可能とされており、書き込まれたその情報に 基いて、前記割込要求保持手段が受け付けた割り込み要 求の種類を特定する選択手段と、

前記計数手段から、計数についての情報を受け付けると 共に、前記選択手段が前記割り込み要求の種類を特定し た時点における前記計数についての情報を保持する保持 手段と、

を備えることを特徴とするデータ処理装置。

【請求項2】 前記割込要求保持手段は、割込み要求を 受け付ける複数の割込ラッチレジスタを含んでいると共 に、

前記選択手段は、前記複数の割込ラッチレジスタのそれ ぞれに対応させて設けられた条件選択レジスタ、及びア ンド回路を含んでおり、

前記条件選択レジスタは、前記複数種類の割込み要求の 種類を特定するための情報が書き込み可能とされると共 に、前記アンド回路は、対応した前記割込要求保持手段 が受け付けた割り込み要求を受け付け、これと前記条件 選択レジスタに書き込まれた前記情報とに基いて、所定 の信号を生成するようにされており、

アンド回路が生成した前記所定の信号を受け付けた時点

<u>における前記計数についての情報を前記保持手段が保持</u> するようになっている、

請求項1記載のデータ処理装置。

【請求項3】 計数動作を行う計数手段と、複数種類の 割込み要求の種類を特定するための情報が書き込み可能 とされた選択手段と、を備えてなる、複数種類の割り込 み要求を受け付けるデータ処理装置にて実行される方法 であって、

前記データ処理装置が、

<u>前記選択手段に、前記複数種類の割込み要求の種類を特</u>定するための情報を書き込む過程、

割り込み要求を受け付ける過程、

受け付けたその割り込み要求を保持する過程、

前記選択手段に書き込まれた前記情報に基いて、受け付けた前記割り込み要求の種類を特定する過程、

前記計数手段から、計数についての情報を受け付けると 共に、前記割り込み要求の種類を特定した時点における 前記計数についての情報を保持する過程、

を含む、データ処理方法。

【請求項4】 計数動作を行うカウンタ、及び各々異なる割り込み要求を受け付けると共に、それを保持する複数の割込ラッチレジスタに接続されており、前記割込ラッチレジスタが受け付けた複数種類の割込み要求があったタイミングについての情報を保持するタイミング記憶回路であって、

前記複数の割込ラッチレジスタのそれぞれに対応させて 設けられた複数の条件選択レジスタ、及び複数のアンド 回路と、前記複数のアンド回路からの出力、及び前記カ ウンタからの計数についての情報を受け付けるカウント 値保持レジスタと、を備えており、

前記条件選択レジスタは、前記複数種類の割込み要求の 種類を特定するための情報が書き込み可能とされ、

前記アンド回路は、対応した前記割込ラッチレジスタが 受け付けた割り込み要求を受けつけ、これと前記条件選 択レジスタに書き込まれた前記情報とに基いて、所定の 信号を生成するようにされると共に、

前記カウント値保持レジスタは、前記所定の信号を受け付けた時点における前記計数についての情報を保持するようになっている、

タイミング記憶回路。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0010

【補正方法】変更

【補正内容】

[0010]

【課題を解決するための手段】上記課題を解決する本発明によるデータ処理装置は、以下のようなものである。該データ処理装置は、計数動作を行う計数手段を備えてなる、複数種類の割り込み要求を受け付けるデータ処理装置である。そして、割り込み要求を受け付けると共に、それを保持する割込要求保持手段と、前記複数種類の割込み要求の種類を特定するための情報が書き込み可能とされており、書き込まれたその情報に基いて、前記割込要求保持手段が受け付けた割り込み要求の種類を特定する選択手段と、前記計数手段から、計数についての情報を受け付けると共に、前記選択手段が前記割り込み要求の種類を特定した時点における前記計数についての情報を保持する保持手段と、を備えることを特徴とする。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】上記課題を解決する本発明によるデータ処理装置は、以下のようなものとしてもよい。前記割込要求保持手段は、割込み要求を受け付ける複数の割込ラッチレジスタを含んでいると共に、前記選択手段は、前記複数の割込ラッチレジスタのそれぞれに対応させて設けられた条件選択レジスタ、及びアンド回路を含んでもり、前記条件選択レジスタは、前記複数種類の割込み要求の種類を特定するための情報が書き込み可能とされると共に、前記アンド回路は、対応した前記割込要求保持手段が受け付けた割り込み要求を受け付け、これと前記条件選択レジスタに書き込まれた前記情報とに基いて、所定の信号を生成するようにされており、アンド回路が生成した前記所定の信号を受け付けた時点における前記計数についての情報を前記保持手段が保持するようになっていてもよい。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0012

【補正方法】変更

【補正内容】

【0012】上記課題を解決する本発明によるタイミン グ記憶回路は、以下のようなものである。該タイミング 記憶回路は、計数動作を行うカウンタ、及び各々異なる 割り込み要求を受け付けると共に、それを保持する複数 の割込ラッチレジスタに接続されており、前記割込ラッ チレジスタが受け付けた複数種類の割込み要求があった タイミングについての情報を保持するタイミング記憶回 路である。そして、前記複数の割込ラッチレジスタのそ れぞれに対応させて設けられた複数の条件選択レジス タ、及び複数のアンド回路と、前記複数のアンド回路か らの出力、及び前記カウンタからの計数についての情報 を受け付けるカウント値保持レジスタと、を備えてお り、前記条件選択レジスタは、前記複数種類の割込み要 求の種類を特定するための情報が書き込み可能とされ、 前記アンド回路は、対応した前記割込ラッチレジスタが 受け付けた割り込み要求を受けつけ、これと前記条件選 択レジスタに書き込まれた前記情報とに基いて、所定の 信号を生成するようにされると共に、前記カウント値保 持レジスタは、前記所定の信号を受け付けた時点におけ る前記計数についての情報を保持するようになってい

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0013

【補正方法】変更

【補正内容】

【0013】上記課題を解決する本発明によるデータ処理方法は、以下のようなものである。該データ処理方法は、計数動作を行う計数手段と、複数種類の割込み要求の種類を特定するための情報が書き込み可能とされた選択手段と、を備えてなる、複数種類の割り込み要求を受け付けるデータ処理装置にて実行される方法である。そして、前記データ処理装置が、前記選択手段に、前記複数種類の割込み要求の種類を特定するための情報を書き込む過程、割り込み要求を受け付ける過程、受け付けたその割り込み要求を保持する過程、前記選択手段に書き込まれた前記情報に基いて、受け付けた前記割り込み要求の種類を特定する過程、前記計数手段から、計数についての情報を受け付けると共に、前記割り込み要求の種類を特定した時点における前記計数についての情報を保持する過程、を含む。